主要参与人参加国基2项，航空科学基金项目2项，企业研发项目3项，总装“十一五”预研项目1项。

1. 张柳，崔晓平，董文雯，高性能并行全冗余十进制乘法器的设计，电子学报，Vol.46，No.6，2018.6. EI检索。
2. Xiaoping Cui, WenWen Dong, Weiqiang Liu, Earl Swartzlander Jr. and Fabrizio Lombardi, " High Performance Parallel Decimal multipliers using Hybrid BCD Codes ", IEEE Transactions on Computers. vol 66.2017. SCI检索。
3. Xiaoping Cui, Weiqiang Liu, Shumin Wang, Earl Swartzlander Jr. and Fabrizio Lombardi, " Design of High-Speed Wide-Word Hybrid Parallel-Prefix/Carry-Select and Skip Adders”, Source: Journal of Signal Processing Systems, DOI 10.1007/s11265-017-1249-3. SCI检索。
4. Xiaoping Cui, Weiqiang Liu, Xin Chen, Earl Swartzlander Jr. and Fabrizio Lombardi, "A Modified Partial Product Generator for Redundant Binary Multipliers", IEEE Transactions on Computers vol 65.2016. SCI检索。
5. Xiaoping Cui, Weiqiang Liu, Wenwen Dong and Fabrizio Lombardi, "A Parallel Decimal Multiplier Using Hybrid BCD Codes", , Proc. 23rd IEEE Symp. on Computer Arithmetic, pp. 150-155, Jul. 2016. CPCI、EI检索。
6. 崔晓平，王书敏，刘伟强，董文雯，条件推测性十进制加法器的优化设计，电子与信息学报，Vol.38，No.10，2016.10. EI检索。
7. Xiaoping Cui, Wei Hu, Xin Chen, Shumin Wang. A New Redundant Binary Partial Product Generator for Fast 2n-Bit Multiplier Design. The 17th IEEE International Conference on Computational Science and Engineering (CSE).2014.12. EI检索。
8. 崔晓平，高鹏辉，尹洁珺，丁　晶，李　启，５４位高速冗余二进制乘法器的设计，微电子学与计算机，Vol.31，No.4，2014.04
9. 王晓泾，崔晓平，王大宇.Sklansky并行前缀加法器的优化设计，微电子学与计算机，Vol.30，No.1，2013.1.
10. Dayu Wang, Xiaoping Cui, Xiaojing Wang. Optimized design of parallel prefix Ling adder. 2011 International Conference on Electronics, Communications and Control (ICECC).2011. EI检索。
11. 崔晓平,王成华，二级进位跳跃加法器的优化方块分配，北京航空航天大学学报，Vol.33，No.4，2007.4. EI检索。
12. 崔晓平,王成华，快速静态进位跳跃加法器，南京理工大学学报，Vol.31，No.1，2007.2. EI检索。
13. 崔晓平,王成华,基于方块超前进位的快速进位跳跃加法器,南京航空航天大学学报,Vol.38，No.6，2006.12.EI检索。