综合介绍： 本发明公开了一种集成电路逻辑优化并行处理方法，并行处理在逻辑优化中所处的位置：将多输入输出逻辑矩阵划分成多个多输入单输出逻辑矩阵，然后将这些多输入单输出逻辑调度到处理结点上进行优化处理；所述优化处理是结合了逻辑优化过程中逻辑的规模和逻辑中各蕴涵项之间可以合并的几率，从而形成的并行处理调度算法；在逻辑优化并行处理的调度过程中进行分段，并在每个段内遵循优先调度处理时间较长的逻辑；集成电路逻辑优化并行处理中采用分配策略。本发明可根据集成电路逻辑函数的蕴涵项的项数和蕴涵项之间的关联度而设计的可提高集成电路逻辑优化的处理效率。创新要点： 本发明可根据集成电路逻辑函数的蕴涵项的项数和蕴涵项之间的关联度而设计的，提高集成电路逻辑优化的处理效率。